ВІКІСТОРІНКА
Навигация:
Інформатика
Історія
Автоматизація
Адміністрування
Антропологія
Архітектура
Біологія
Будівництво
Бухгалтерія
Військова наука
Виробництво
Географія
Геологія
Господарство
Демографія
Екологія
Економіка
Електроніка
Енергетика
Журналістика
Кінематографія
Комп'ютеризація
Креслення
Кулінарія
Культура
Культура
Лінгвістика
Література
Лексикологія
Логіка
Маркетинг
Математика
Медицина
Менеджмент
Металургія
Метрологія
Мистецтво
Музика
Наукознавство
Освіта
Охорона Праці
Підприємництво
Педагогіка
Поліграфія
Право
Приладобудування
Програмування
Психологія
Радіозв'язок
Релігія
Риторика
Соціологія
Спорт
Стандартизація
Статистика
Технології
Торгівля
Транспорт
Фізіологія
Фізика
Філософія
Фінанси
Фармакологія


Общие сведения о канале связи

Общие сведения о канале связи

Типовой канал цифровой связи имееет вид изображенняй на рис.1.

 

Источник Выходные

Модулятор
Канал
Демодулятор
Декодер канала
Кодер канала
инф-ции данные

                               
           
 
     

 


Рис.1 Модель цифровой системы связи с широкополосными сигналами

 

Канальный кодер, декодер, модулятор и демодулятор являются базовыми элементами системы, которые были обсуждены в главах 5, 7 и 8. В дополнение к этим элементам мы имеем два идентичных генератора псевдослучайных образцов. Один коммутируется с модулятором на передающем конце, а второй коммутируется с демодулятором на приемном конце. Генератор генерирует псевдослучайные или псевдошумовые (ПШ) двоичные последовательности, которые вводятся в передаваемый сигнал модулятором и удаляются из принимаемого сигнала демодулятором.

Для демодуляции требуется синхронизация ПШ последовательности, генерируемой на приёме, с ПШ последовательностью, содержащейся в принимаемом сигнале. Первоначально до передачи информации, синхронизация может быть достигнута передачей фиксированного псевдослучайного образца, который приемник должен узнать в присутствии интерференции с высокой вероятностью. После того, как синхронизация во времени генераторов обеспечена, может начинаться передача информации.

Интерференцию в информационный сигнал вводит канал. Характеристики этой интерференции зависят в большой степени от ее происхождения. Она классифицируется как широкополосная или узкополосная относительно полосы частот информационного сигнала и как непрерывная или импульсная (не непрерывная) во времени. Для примера, сигнал глушения может состоять из одной или более синусоид в полосе, используемой для передачи информации. Частоты синусоид могут оставаться фиксированными или они могут меняться во времени согласно некоторому закону. Как второй пример, интерференция, создаваемая в CDMA другими пользователями канала, может быть широкополосной или узкополосной в зависимости от типа спектра сигнала, который используется для достижения множественного доступа. Если интерференция широкополосная, ее можно характеризировать как эквивалентный АБГШ. Мы хотим рассмотреть этот вид интерференции и некоторые другие в последующих разделах.

Наша трактовка широкополосных сигналов будет сконцентрирована на качеств цифровых систем связи в присутствии широкополосной и узкополосной интерференции. Рассматривается два вида модуляции ФМ и ЧМ. ФМ предполагается к применению, когда

 

 

поддерживается фазовая когерентность между передаваемым и принимаемым сигналам на временном интервале, который относительно большой по сравнению с обратной величиной полосы частот сигнала. С другой стороны, предполагается к применению ЧМ, когда физически когерентность не может быть поддержана из-за изменений во времени характеристик линии. Это может быть случай линии связи между двумя высокоскоростными самолетами или между высокоскоростным самолетом и неподвижной станцией.

ПШ последовательность, генерируемая у модулятора, используется в соединении с ФМ модуляцией для псевдослучайного сдвига фазы ФМ сигнала, как описано в разделе 13.2. Результирующий модулированный сигнал назван прямой последовательностью (1111, DS -direct sequence) или псевдошумовым (ПШ) широкополосным сигналом. Если ПШ последовательность использовать в соединении с двоичной или М-ичной (М>2) ЧМ, то псевдослучайные последовательности выбирают частоту передаваемого сигнала псевдослучайно. Результирующий сигнал называется в этом случае широкополосным сигналом со скачками частоты (СЧ, FH - frequency hopped). Хотя вкратце будут описаны некоторые другие типы широкополосных сигналов, акцент в нашем рассмотрении делается на широкополосный сигнал ПШ и ПЧ.

Харктеристики высокоскоростной ПЛИС Altera в спутниковом канале

1,0E+00

-0,3 -0,2 -0,1 0 0,1 0,2 0,3

 

1,0E-01

 

 

1,0E-02

 

 

1,0E-03

       
 
   
 

 


1,0E-04

Pb(e)

 
 


1,0E-05

 
 

 


1,0E-06

 
 

 


1,0E-07

       
   
 
 

 


1,0E-08

 

Отношение сигнал/шум, дБ

 
 

 


Рис. 1.5,г

 

 

Данная реализация показала, что можно достичь отличных энергетических характеристик кодирования, при высоком уровне шума, и делать это на скорости 320 Мбит/сек. В дальнейшем планируется увеличить скорость до 1.2 Гбит/сек за счет использования конвейера при реализации пороговых процедур.

Применение МПД в спутниковых и прочих дорогих каналах позволяет реализовать произвольно высокие скорости обработки и существенно повысить к.п.д. их использования. Крайне простое устройство МПД по сравнению с прочими сопоставимыми с ним по эффективности методами делает их предпочтительными в быстрых широкополосных

каналах при аппаратной реализации. В достаточно медленных каналах связи даже программные реалиизации МПД очень эффективны и требуют написания лишь нескольких десятков команд программного кода для порогового элемента. Простые методы согласования кода и сигналов ещё более повышают возможности МПД и делают их реализацию особенно простой. Совершенно незначительная разница в эффективности МПД по сравнению с некоторыми особенно сложными декодерами других типов, как показывает динамика улучшения характеристик МПД в последние годы, будет преодолена, видимо, в самое ближайшее время.

Кроме естественных областей применения простых высокоэффективных методов коди-рования в сетях связи следует отметить хорошие возможности применения МПД для

кодирования информации на дисках и других носителях больших объёмов информации, в сверхбольших базах аудио- и видео- данных с намного более высоким уровнем достоверности, чем это было доступно до недавнего времени, а также при обновлении, восстановлении, переносе и использовании хранимых там данных. При этом легко обеспечить оперативный постоянный контроль за качеством хранимой информации, а также своевременную корректировку и перенос данных вследствие старения и возникающих дефектов носителя. Все виды динамического контроля уровня достоверности, управления памятью и её резервированием самым очевидным образом реализуются на основе того, что МПД алгоритмы непрерывно проводят различные простые, но очень информативные и удобные мажоритарные оценки надёжности записанных данных. Этим и определяются все дополнительные преимущества многопороговых алгоритмов в их приложениях по обеспечению принципиально нового, на много десятичных порядков более высокого уровня целостности и достоверности хранения информации в сверхбольших массивах данных практически любой структуры.

Таким образом, принципиально новый уровень помехоустойчивости, достигаемый с помощью алгоритмов МПД разных типов позволяет решать задачи обеспечения высокой надежности передачи и хранения данных без какой- либо дополнительной доработки этих алгоритмов или всего лишь при незначительной их адаптации к возможным дополнительным требованиям, возникающим в крупномасштабных цифровых системах.

 

 

ГЛАВА 2. Программируемые логические интегральные схемы (ПЛИС)

Основные сведения о ПЛИС

ПЛИС- это интегральные микросхемы, содержащие программируемую матрицу элементов логического И (конъюнкторов), программируемую или фиксируемую матрицу элементов логического ИЛИ (дизъюнкторов) и так называемые макроячейки (в зарубежной литературе-macrocells). Макроячейки, как правило, включают в себя триггер, тристабильный буфер и вентиль исключающее ИЛИ, управляющий уровнем активности сигнала. Размерность матриц и конфигурация макроячеек определяют степень интеграции и логическую мощность ПЛИС.

Структура ПЛИС

Структура ПЛИС позволяет в сочетании с разнообразными обратными связями формировать завершенную автоматную структуру, ориентированную на реализацию как комбинационных (дешифраторов, мультиплексоров, сумматоров), так и последовательных схем (управляющих автоматов, контроллеров, счетчиков).

Программируемые логические интегральные схемы (ПЛИС)представляют собой БИС с регулярной структурой, которые могутпрограммироваться пользователем для выполнения заданной функции. Напрактике для реализации комбинационных схем достаточно давноприменяются программируемые логические матрицы (ПЛМ). Развитием этихсхем явились комбинационно-поледовательные микросхемы типаКМ1554ХП4 и КМ1554ХП8, которые наряду с ПЛМ содержат регистровыесхемы на выходе.

Более сложной схемой является программируемая пользователем ПЛИС ПЛ400 с ультрафиолетовым стиранием информации. По сравнению с предшествующими матричными логическими схемами она имеет большее количество триггеров и более широкие возможности проведения связей.

Структура типовой ПЛИС приведена на рис.2.1.1,а. Схема имеет N триггерных ячеек ТЯ.1, ТЯ.2 ... ТЯ.N, M информационных входов I.1, I.2 ... I.M и вход синхронизации C. Выходы триггерных ячеек подключены к контактам I/O.1, I/O.2 ... I/O.N, которые могут программироваться в качестве входов или выходов в зависимости от структуры разрабатываемой схемы.

Прямые и инверсные значения выходов триггерных ячеек, информационных входов и сигнала синхронизации подключены к логическому массиву соединений, выходами которого являются элементарные конъюнкции (термы) P.i. К каждой триггерной ячейке подключается K выходов логического массива P.1, P.1 ... P.K.

На рис.2.1.1,б приведена схема триггерной ячейки. В состав триггерной ячейки входит триггер (обычно D-триггер), элемент ИЛИ, на входы которого подключается K термов P.1 ... P.K с выхода логического массива, схема сложения по модулю два М2, переключатели K1 и K2. На управляющий вход триггера поступает сигнал Q.D, формируемый в виде дизъюнктивных нормальных форм с возможностью инверсии на схеме М2.

 

 

Синхронизация триггера обычно осуществляется от общего сигнала C. Во многих схемах предусмотрена возможность задания сигнала синхронизации из логического массива.

Переключатель K1 позволяет выдавать на выходной контакт как выход триггера Q, так и управляющий вход - Q.D. Сигнал OE=1 разрешает прохождение сигнала с контакта K1 на выход I/O.i. При OE=0 контакт I/O.i может при необходимости использоваться в качестве входа.

Переключатель K2 определяет сигнал обратной связи F.i в логический массив: это может быть выход триггера или сигнал, поступающий на контакт I/O.i при использовании его в качестве входного.

В ряде микросхем может использоваться двойная обратная связь F1.i и F2.i (рис. 2.1.1,в), при использовании которой в случае, если выход триггера не выводится на контакт микросхемы, в логический массив соединений могут одновременно подключаться выход триггера Q (или его вход - Q.D) и контакт I/O.i, используемый как вход. Сигнал OE в этом случае равен нулю,

т. е. запрещает прохождение сигнала с переключателя K1 на I/O.i. При необходимости при соответствующих положениях K1 и K2 в обратную связь могут поступать одновременно сигналы Q и Q.D.

 

 
 


I/O.1

ТЯ.1
    Логический массив соединений
К

                   
   
 
   
   
     
 
 


ТЯ.2
I.1 I/O.2

К

I.2

               
   
 
   
 
 
 
   


ТЯ.N
I/O.N

I.M К

           
   
     
 
 


Рис. 2.1.1,а

 

 

Выход

логического OE

массива K1 I/O.i

P.1

T
D   C
M2
Q

           
   
 
   


P.K

C

F.iK2


Рис. 2.1.1,б

На рис. 2.1.1,г показана упрощенная схема логического массива соединений. Каждый из сигналов F.1 ... F.N и I.1 ... I.K при необходимости может подключаться к любой из горизонтальных линий P1.1 ... PK.N. На выходах последних вырабатываются элементарные логические произведения (термы). Похожая организация используется в программируемых логических матрицах.

 

K1 I/O.i


T
D   C
Q.D Q

       
 
   


C

 
 


K2

F1.i

           
 
   
 
   
 


F2.i

       
 
   
 


Рис. 2.1.1,в

Для создания конкретной схемы ПЛИС должна быть запрограммирована внешними схемами. При этом программируются как логический массив, так и триггерные ячейки. При программировании ПЛИС могут использоваться четыре варианта: однократно прожигаемые перемычки, электрически программируемые элементы с ультрафиолетовым стиранием, электрически перепрограммируемые элементы памяти и программируемые структуры на базе ЗУ с произвольной выборкой.

В таблице 1 показаны количественные характеристики зарубежных ПЛИС: количество триггерных ячеек (ТЯ), количество входов и особенности некоторых схем.

I.1 F.1

           
   
     
 
 
 


I.2 F.N

P1.1

       
   


PK.1

P1.N

PK.N

 

 

Рис. 2.1.1,г

Таблица 2.1.1

 
 

 


Как показано в таблице 1 ПЛИС 5AC312 имеет двойные обратные связи. Кроме того эти схемы имеют одноступенчатые триггеры типа "защелка" на входах. Упоминавшаяся выше отечественная ПЛИС ПЛ400 имеет 40 контактов, содержит 24 триггерные ячейки, 12 информационных входов и общий вход синхронизации.

Программирование ПЛИС

Программирование ПЛИС представляет собой загрузку данных конфигурации в микросхему для настройки на нужную функцию. Программирование может осуществляться с помощью различных способов, которые определяются разработчиком ПЛИС. Один из распространенных способов предусматривает загрузку данных словами (обычно байтами), что ускоряет ее, но требует дополнительных аппаратных затрат.

В последнее время для программирования ПЛИС применяются программаторы, использующие специально созданный стандарт IEEE 1149.4 JTAG, при этом стандарта работой ПЛИС управляет специальный автомат TAP (рис. 2.1.3,а), для которого определены состояния запись команды (UPDATE-IR), сдвиг данных (SHIFT-DR), конец команды (EXIT-IR), захват данных (СAPTURE-DR), "прогон-тест/простой" (Run-Test/Idle) и др. При этом возможно программирование не только одной микросхемы, но и нескольких, если они объединены в одну цепь. На рис. 2.1.3,б показаны три микросхемы: D1, D2 и D3, управление и синхронизация которых осуществляются сигналами TMS и TCK. Данные

 

 

последовательно вдвигаются в ПЛИС на входы TDI и выдвигаются через выходы TDO.

Массивы данных загружаются с помощью специальных команд. Рассмотрим их подробнее.

Команда LDVECT (код 00101) используется для загрузки адреса строки или столбца и данных программирования. Регистр команд обновляется в состоянии UPDATE-IR конечного автомата контроллера TAP. Данные выдвигаются в состоянии SHIFT-DR.

Команда IDCODE (код 00010) используется для считывания идентификационного кода устройства и идентификационных байт пользователя. Во время этого режима между выводами TD1 и TD0 подключается специальная цепь чтения регистра идентификации устройства.

Команда FRGM (код 10101) используется для программирования ячеек EPROM. Адреса строк или столбцов и программные данные должны быть записаны заранее с помощью команды LDVECT.

Программирование инициируется в состоянии Run-Test/Idle на первом снижающемся фронте TCK. Устройство должно оставаться в этом состоянии как минимум 200 мкс.

Программируемые данные верифицируются с помощью исключающего ИЛИ. Данные, подвергаемые операции "исключающее ИЛИ", записываются в регистр состояния "программирование-верификация" в состоянии CAPTURE-DR. Один бит данных может быть выдвинут в состоянии SHIFT-DR через вывод TDO. Во время этой операции адресные и программные данные не изменяются.

Команда FREAD (код 00110) используется для считывания всей строки данных ПЗУ. Здесь требуется вдвигать только адрес строки. После вдвигания адресов строк устройство должно оставаться в состоянии Run- Test/Idle как минимум 250 нс до сбора считываемых данных в состоянии CAPTURE-DR. Для этого режима отсутствует встроенная внутренняя

верификация.

Обычная операция заключается в загрузке команды FREAD и затем вводе состояния SHIFT-DR. Затем вдвигается адрес строки и вводится состояние Run-Test/Idle, пребывание в этом состоянии как минимум 250 нс. Затем вводится состояние CAPTURE-DR, в котором данные собираются в сдвиговые регистры. Собранные данные могут быть выдвинуты через вывод TDO в состоянии SHIFT-DR.

Команда SWRITE (код 01111) используется для изменения содержимого битов ОЗУ Ей можно воспользоваться для осуществления реконфигурации устройства не изменяя содержимого ПЗУ. Данные, записываемые в ячейки ОЗУ, и адрес строки вдвигаются в состояние SHIFTDR. Операция записи в ОЗУ фактически осуществляется в состоянии Run- Test/Idle контроллера TAP.

Запись в SRAM инициируется на первом снижающемся фронте TCK в состоянии Run-Test/Idle и заканчивается на первом снижающемся фронте TCK после выхода из состояния Run-Test/Idle. В этом режиме отсутствуют верификация или считывание. Для считывания содержимого ячеек SRAM можно использовать команду SREAD.

Обычная операция заключается в загрузке команды SWRITE, переходе в состояние SHIFT-DR, вдвигании данных и затем переходе в состояние Run- Test/Idle для осуществления записи.

 

 

       
 
 
   
 
   

 

 


 


Рис. 2.1.3,а

TDI

 
 

 

 


TMS

TD1 TDO D3 TMS TCK
TCK

               
   
   
 
   
 
 
 

 


TDO


Рис. 2.1.3,б

 

Пока устройство находится в режиме SWRITE, выводы пользователя остаются в состоянии высокого выходного сопротивления. Для активизации выводов регистр команд должен быть модифицирован новой командой (IDCODE, BYPASS и т.д.).

Команда SREAD (код 10000) используется для считывания содержимого битов SRAM в массиве JEDEC. Необходимо вдвинуть только адрес строки.

После вдвигания адреса строки устройство должно оставаться в состоянии Run-Test/Idle во время состояния SHIFT-DR. Данные собираются в регистры строк в состоянии CAPTURE-DR и могут быть выдвинуты в состоянии SHIFT-DR.

Для этого режима отсутствует встроенная верификация. Обычная операция заключается в загрузке команды SREAD, переходе в состояние SHIFT-DR и загрузке адреса строки. Затем производится переход в состояние Run.Test/Idle, после которого - переход в состояние SHIFT-DR через состояние CAPTURE-DR и выдвижение данных.

Команда UESCODE (код 10110) используется для считывания кода "Электронная подпись пользователя". UESCODE может быть запрещен к выдаче с помощью команды FRGM. Эта команда аналогична команде FREAD. Однако отсутствует необходимость вдвигать адрес строки для считывания содержимого UES.

Команда RADLOAD (код 11000) загружает 6 битов адреса строки. Она используется в файлах BSDL для обеспечения соответствия стандарту программирования устройства и внутренней реконфигурации.

Команда PORST (код 10100) может использоваться для переключения iFX780 или iFX740 в ее первоначальное состояние. Конфигурация устройства пересчитывается с битов EPROM.

После загрузки команды производится переход к состоянию TEST-LOGIC RESET.

Использование этих команд позволяет программировать ПЛИС, а также считывать загруженные данные.

 

ПЛИС с гибкой логикой

Структура ППВМ

Программируемые пользователем вентильные матрицы (ППВМ) включают в себя три главных программируемых элемента: нескоммутированные программируемые логические блоки (ПЛБ), блоки ввода-вывода (БВВ) и внутренние связи. ПЛБ являются функциональными элементами для построения логики пользователя, БВВ обеспечивают связь между контактами корпуса и внутренними сигнальными линиями. Программируемые ресурсы внутренних связей обеспечивают управление путями соединения входов и выходов ПЛБ и блоков ввода-вывода на соответствующие сети.

Необходимая конфигурация устанавливается с помощью программирования внутренних статических ячеек памяти, которые определяют логические функции и внутренние соединения.

Наиболее распространенным семейством ППВМ являются микросхемы серии XC фирмы XILINX. Среди них выделяются три крупных семейства: XC2000, XC3000 и XC4000.

ППВМ обеспечивают эффективное проектирование схем и снижают время разработки и риск ошибок, свойственных обычным матрицам логических вентилей. ППВМ имеют большой набор ресурсов проведения соединений, что особенно удобно при реализации сложных схем с большим количеством связей.

Устройства настраиваются с помощью загрузки данных конфигурации во внутренние ячейки памяти. ППВМ может либо активно считывать данные о своей конфигурации из внешнего последовательного или байт- параллельного ПЗУ (основные режимы), либо данные о конфигурации могут быть записаны в ППВМ внешним контроллером.

Семейства ППВМ поддержаны мощным и сложным программным обеспечением, охватывающим все аспекты проекта: схемный ввод, моделирование, автоматическое размещение и проведение связей и, наконец, создание битового потока конфигурации.

 

Возможность многократного перепрограммирования ППВМ позволяет использовать их в проектах, где аппаратные средства ЭВМ изменяются динамично или должны приспосабливаться к различным прикладным задачам пользователя. ППВМ позволяют сократить цикл проектирования и разработки.

Плотность логических элементов ППВМ достигает 20000 вентилей, а частота синхросигнала - 50 MГц. Использование усовершенствованной, высокоточной технологии, а также архитектурных усовершенствований способствуют этому увеличению возможностей ППВМ. Однако достижение этой высокой плотности логических элементов и уровней характеристик требует также новых и более мощных автоматизированных систем проектирования.

Устройства ППВМ могут быть повторно конфигурированы для изменения логической функции, когда они размещены в системе. Это дает проектировщику системы новые возможности, не доступные при любом другом типе логики. Аппаратные средства ЭВМ могут быть изменены так же просто, как программное обеспечение. Обновление проекта или его модификация выполняется легко. ППВМ могут динамически повторно конфигурироваться для исполнения различных функций в разное время. Перепрограммируемая логика может использоваться для реализации системы самодиагностики, создания системы, способной к повторному программированию для различны

© 2013 wikipage.com.ua - Дякуємо за посилання на wikipage.com.ua | Контакти