ВІКІСТОРІНКА
Навигация:
Інформатика
Історія
Автоматизація
Адміністрування
Антропологія
Архітектура
Біологія
Будівництво
Бухгалтерія
Військова наука
Виробництво
Географія
Геологія
Господарство
Демографія
Екологія
Економіка
Електроніка
Енергетика
Журналістика
Кінематографія
Комп'ютеризація
Креслення
Кулінарія
Культура
Культура
Лінгвістика
Література
Лексикологія
Логіка
Маркетинг
Математика
Медицина
Менеджмент
Металургія
Метрологія
Мистецтво
Музика
Наукознавство
Освіта
Охорона Праці
Підприємництво
Педагогіка
Поліграфія
Право
Приладобудування
Програмування
Психологія
Радіозв'язок
Релігія
Риторика
Соціологія
Спорт
Стандартизація
Статистика
Технології
Торгівля
Транспорт
Фізіологія
Фізика
Філософія
Фінанси
Фармакологія


Системне програмне забезпечення

Теоретична частина

 

Архітектура комп’ютерів

1. Рівні організації комп’ютера. Взаємодія комп’ютера з інформаційним середовищем. Структурна організація комп’ютера.

2. Архітектура системи команд: основні поняття, властивості, загальна характеристика. Основні групи команд компьютера загального призначення.

3. Цикл виконання команди: стани, деталізований граф переходів.

4. Системи переривань. Призначення. Фази переривань основного циклу. Множина переривань.

5. Структура з’єднань комп’ютера. Шинна організація комп’ютерів. Ієрархія шин.

6. Архітектура пам’яті комп’ютера.

7. Принципи організації кеш-пам’яті. Організація обміну даними між оперативною пам’яттю і кеш-пам’яттю. Алгоритми заміщення блоків у кеш-пам’яті. Стратегія запису даних у кеш-пам’ять.

8. Поняття віртуальної пам’яті. Перетворення віртуальної адреси у виконавчу при сторінковій і сегментній організації пам’яті.

9. Архітектура центрального процесора. Призначення ЦП і його структура. Регістри процесора. Призначення й функції регістрів.

10. Конвеєрна обробка команд у процесорі. Вибір часу такту синхронного конвеєра. Оцінка підвищення продуктивності процесора при використанні конвеєрної обробки.

11. Способи адресації команд і даних у процесорах.

12. Шинний арбітраж. Централізована та децентралізована схеми.

13. Способи організації введення-виведення інформації в комп’ютері.

14. Структурна й логічна організація процесорів RISC-архітектури.

15. Масиви дискової пам’яті. Незалежний та паралельний доступ. Рівні RAID.

Комп’ютерна схемотехніка

1. Цифрові компаратори, їхній опис і використання в пристроях ЕОМ.

2. Дешифратори і демультиплексори, їхній опис і використання в пристроях ЕОМ.

3. Мультиплексори, їхній опис і реалізація на їхній основі універсальних логічних модулів.

4. Багаторозрядні комбінаційні суматори з послідовним і рівнобіжним переносом.

5. Багаторозрядні комбінаційні суматори з груповою структурою.

6. Структурна організація і проектування операційних автоматів класу I.

7. Структурна організація і проектування операційних автоматів класу M.

8. Принципи побудови пристроїв керування з «твердою логікою».

9. Принципи побудови пристроїв керування з «гнучкою логікою».

10. Основні структури адресних запам’ятовуючих пристроїв і їх порівняльний аналіз.

11. Динамічні запам’ятовуючі пристрої DRAM: SDRAM, DDR DRAM, DDR2 DRAM, RDRAM та їх порівняльний аналіз.

12. Схеми контролю на основі кодів Хемінга.

13. Схеми контролю на основі циклічних кодів. Кодуючі пристрої.

14. Схеми контролю на основі циклічних кодів. Декодуючі пристрої.

15. Тригери з динамічним керуванням і внутрішньою затримкою.

16. Синхронні двійкові лічильники.

17. Двійкові лічильники з довільним коефіцієнтом переліку.

 

Периферійні пристрої

1. Цифро-аналогові перетворювачі. ПКН.

2. Алгоритми аналого-цифрового перетворення.

3. Аналого-цифрові перетворювачі. ПНК.

4. Способи формування символів на екрані монітора.

5. Графічні растрові і векторні дисплеї.

6. Метод кодування RLL.

7. Способи розміщення інформації в НМД.

8. Просте і завадозахищене кодування інформації.

9. Кодування інформації при запису на CD-ROM.

10. Квантування сигналу за часом і рівнем.

 

Комп’ютерні системи

1. Принципи побудови КС реального часу.

2. Аналіз трудомісткості алгоритмів та програмних комплексів.

3. Аналіз характеристик КС на основі теорії марківських процесів.

4. Аналіз характеристик КС на основі мережевих стохастичних моделей.

5. Вибір параметрів пристроїв КС реального часу.

6. Аналіз часу очікування багатомірного потоку замовлень в КС реального часу.

7. Класифікація архітектур паралельних КС.

8. Архітектура систем з передачею повідомлень

9. Принципи побудування комутаційних середовищ багатопроцесорних КС.

10. Принципи побудови кластерних КС.

11. Принципи побудови топології з’єднань елементів багатопроцесорних КС.

12. Закон Амдала та методи оцінки продуктивності багатопроцесорних КС.

13. Принципи побудови нейронно-подібних КС та КС на основі нечіткої логіки.

 

Системне програмне забезпечення

1. Сучасні технології програмування COM, COM+ і CORBA.

2. Підсистеми функцій прикладного програмного інтерфейсу ОС.

3. Мультизадачні засоби ОС. Процеси і потоки. Керування потоками.

4. Програмування, що керується подіями. Системна черга повідомлень. Обробка повідомлень.

5. Системні бібліотеки ОС. Вихідні, об’єктні, динамічно під’єднувані бібліотеки.

6. Механізми зв’язку між процесами, обмін даними, синхронізація.

7. Розробка ПЗ мережевих клієнт-серверних систем.

8. Технологія проектування ПЗ: об’єктно-орієнтоване програмування, візуальне проектування.

9. Класифікація програмного забезпечення (загальносистемне, базове, прикладне ПЗ).

10. Програмні засоби, що використовуються для розробки Internet-додатків.

 

Паралельні та розподілені обчислення

1 Організація обчислень в багатопроцесорних системах.

2 Концепція Grid. Архітектура.

3 Опис схеми паралельного виконання алгоритму. Показники ефективності паралельного алгоритму.

4 Граф алгоритму та паралельні обчислення.

5 Моделі функціонування паралельних програм.

6 Стандарт OpenMP. Базові положення. Труднощі розпаралелювання циклів.

7 Паралельні чисельні алгоритми. Матричне множення.

8 Паралельні чисельні алгоритми. Сортування.

9 Паралельні чисельні алгоритми. Обробка графів

10 Середовище паралельного програмування MPI. Базові функції.

 

Комп’ютерні мережі

1. Локальні мережі. Топологія фізичних зв’язків.

2. Фізична структуризація мережі. Комунікаційні пристрої, які застосовуються при фізичній структуризації мережі.

3. Логічна структуризація мережі. Комунікаційні пристрої, які застосовуються при логічній структуризації мережі.

4. Рівні моделі OSI. Функції рівнів. Удосконалена модель OSI.

5. Технологія Gigabit Ethernet. Специфікації фізичного середовища стандарту 802.3z. Gigabit Ethernet на крученій парі категорії 5.

6. Лінії зв’язку, які застосовуються в мережах. Провідні, кабельні, радіоканали наземного і супутникового зв’язку, волоконно-оптичні кабелі.

7. Методи кодування цифрової інформації в локальних мережах. Потенційні коди, біполярний імпульсний і манчестерський коди.

8. Технологія локальних мереж Ethernet (802.3). Метод доступу до середовища передачі даних CSMA/CD. Виникнення колізій.

9. Методика розрахунку конфігурації мережі Ethernet.

10. Технологія мереж Token Ring (802.5). Маркерний метод доступу до поділюваного середовища. Формат маркера. Формат пакета. Фізичний рівень технології Token Ring.

 

Автоматизація проектування комп’ютерних систем

1. Етапи реалізації HDL моделі в апаратуру (синтез, імплементація, програмування).

2. Особливості використання операторів іf та case (casex, casez) для синтезу. Директиви синтезу.

3. Поняття ІP Core. Hard і soft ІP Core. Розробники ІP Core.

4. Методологія TLM. Моделі цифрових пристроїв у залежності від деталізації пристроїв.

5. Побудова тестових програм у SystemVerіlog (програми, класи, ассерції, псевдоймовірностне генерування тестів)

 

 

Вибіркові дисципліни

Моделювання систем

1. Безперервні марківські процеси та сфера їх застосування як формальних схем.

2. Багатоканальна система масового обслуговування з обмеженою чергою.

3. Одноканальна система масового обслуговування з обмеженою чергою.

4. Метод зворотних функцій моделювання випадкових величин.

5. Засоби моделювання випадкових величин. Порівняльні характеристики.

6. Ієрархічні рівні подання складних систем.

7. Класифікація моделей.

 

Захист інформації в комп’ютерних системах

1. Класифікація шифрів та їхні властивості.

2. Несиметричні системи шифрування. Алгоритм Ель-Гамаля.

3. Блокові системи шифрування. Криптоалгоритм ГОСТ 28147-89, його режими.

4. Цифрові підписи на основі криптоалгоритму RSA.

5. Функції (послуги) інформаційної безпеки та їх характеристики.

 

Практична частина

 

Комп’ютерна схемотехніка

Задача 1

Здійснити проектування операційного автомата класу I. Формат даних – 8-бітні беззнакові. Склад виконуваних мікрооперацій і формованих ознак результатів приведений у таблицях 2.1 і 2.2.

 

Таблиця 2.1

Вхід Мікрооперація Примітки
y1 A:=D Завантаження регістра А
y2 B:=D Завантаження регістра В
y3 A:=A+B Багаторозрядний суматор
y4 A:=A&B Багаторозрядне логічне множення
y5 B:=BvD Багаторозрядне логічне додавання
y6 B:=A+not B+1 Підсумовування
y7 Out A Вивід умісту регістра А
y8 Out B Вивід умісту регістра В

Таблиця 2.2

Вихід Ознака результату Опис
x1 A==0 Порівняння з 0
x2 A==not B Порівняння двох векторів

 

Задача 2

Здійснити проектування операційного автомата класу М. Формат даних – 8-бітні знакові. Склад виконуваних мікрооперацій і формованих ознак результатів приведений у таблицях 2.3 і 2.4.

 

Таблиця 2.3

Вхід Мікрооперація Примітки
y1 A:=D Завантаження регістра А
y2 B:=D Завантаження регістра В
y3 A:=0; Обнуління регістра А
y4 A:=R1(not B) Арифметичний зсув вправо на 1 розряд
y5 A:=A-1 Декремент
y6 B:=A(15..4).B(3..0) Конкатенація масивів
y7 Out A Вивід умісту регістра А
y8 Out B Вивід умісту регістра В

Таблиця 2.4

Вихід Ознака результату Опис
x1 A>B Порівняння двох векторів
x2 A==not B Порівняння двох векторів

 

 

Задача 5

Здійснити проектування елемента пам’яті з параметрами: вид пам’яті – RAM, організація – 1Кх8, вид адресної шини – 5 розрядів, вид вихідних буферів – мультиплексор.

 

Задача 6

Здійснити проектування елемента пам’яті з параметрами: вид пам’яті – FIFO, організація – 16х16, вид адресної шини – (?), вид вихідних буферів – (?).

 

Задача 7

Здійснити проектування суматора групової структури з наступними характеристиками:

загальне число розрядів 12

число груп суматора 3

перенос усередині групи послідовний

перенос між групами паралельний

базис «Ні»

 


Задача 8

Побудувати поведінкову (чи структурну) модель чотириканального дворозрядного стробованого мультиплексора з адресним селектором. В ІС передбачене роздільне стробування по кожному з розрядів, що дозволяє шляхом об’єднання виходів по «АБО» синтезувати восьмиканальний однорозрядний мультиплексор.

A2 A1 E0# E1# DO1 DO0
X X
DI00
DI01
DI02
DI03
DI10 DI00
DI11 DI01
DI12 DI02
DI13 DI03
DI10
DI11
DI12
DI13

 

Задача 9

Побудувати поведінкову (чи структурну) модель чотирирозрядного регістра зсуву з рівнобіжним і послідовним входом ИР1. При рівнобіжному записі інформації, установленої на чотирирозрядному вході D, на вхід рівнобіжного завантаження L подають рівень логічної «1» , а на тактовий вхід C1 – тактовий імпульс, по негативному фронті якого дані переписуються на вихід регістра Q. Стан входів DR і З2 може бути при цьому довільним. Для послідовного запису інформації зі зсувом вправо (від Q0 до Q3) записуваний код подають на вхід DR, на вході L підтримують рівень логічного «0» , а тактові імпульси посилають на вхід C2. Запис і зсув, так само як і в попередньому режимі, відбуваються в моменти формування негативних фронтів. Стани входів D і C1 можуть бути будь-якими, тому що логічний «0» на вході L блокує проходження сигналів із зазначених входів.

Задача 10

Побудувати поведінкову модель чотирирозрядного двійково-десяткового реверсивного лічильника ИЕ6. Лічильник має три основних режими: рівнобіжне асинхронне завантаження двійково-десяткового коду по входу DI, режим підсумовування і режим вирахування. У двох останніх режимах рахункові імпульси подають на різні входи: при підсумовуванні на вхід CU, при вирахуванні на вхід CD. Виходи переносу в зазначених режимах також різні: PU при підсумовуванні і PD при вирахуванні.

 

Комп’ютерні системи

 

Задача 1

Знайти мінімальний рівень швидкодії процесора, при якому існує стаціонарний режим обробки завдань, та визначити час очікування замовлень потоків із вхідними даними, взятими з таблиці 2.5 для заданого варіанту.

 

Таблиця 2.5

Потоки, 1/год. Значення трудомісткості, тис.оп. Швидкодія, тис.оп./с Пріоритети1)
1 – ап, 2 – вп, 3 – бп
1 – ап, 2 – вп, 3 – бп
1 – ап, 2 – вп, 3 – вп

1) ап – абсолютний пріоритет, вп – відносний пріоритет, бп – без пріоритету

 

Задача 2

Розрахувати оптимальну швидкодію процесора обчислювальної системи реального часу по параметрах, взятих з таблиці 2.5. Режим обробки – відсутність обмежень на час очікування. Штрафні коефіцієнти , визначити самостійно. ( =0,1-3,0; =1-7)

 

Задача 3

Розрахувати оптимальну швидкодію процесора обчислювальної системи реального часу по параметрах, взятих з таблиці 2.5. Режим обробки – відносні обмеження на час очікування. Коефіцієнти простою та обмеження на час очікування визначити самостійно. ( =0,1-0,9; =0,001-0,1 c)

 

Задача 4

Побудувати мережеву модель обчислювальної системи, до складу якої входять: 2 процесори з швидкодією B, дисковий накопичувач з терміном доступу і швидкістю передачі даних =250 Мбайт/с. Довжина файлу, який використовується системою, – L. Інтенсивність замовлень до входу системи – . Трудомісткість обробки завдання процесором – Θ. Імовірність звернення до дискового накопичувача – р. Розрахувати коефіцієнти передач моделі . За допомогою ЕОМ обчислити терміни очікування W та перебування замовлень U в ОС. Параметри взяти з таблиці 2.6.

 

Таблиця 2.6

B, тис.оп./с τ, мс υ, Мбайт/с Θ, тис.оп. λ, 1/год. р L, Мбайт
0,37
0,38
0,45

 

Комп’ютерні мережі

Задача 1

Використовуючи метод скремблювання, сформувати результуючий код. На виході передавача скремблер реалізує наступне спiввiдношення:

,

де – двійкова цифра результуючого коду, отримана на i-му такті роботи скремблера;

– двійкова цифра початкового коду, що надходить на вхід скремблера на i-му такті;

та – двійкові цифри результуючого коду, що отримані на попередніх тактах роботи скремблера, відповідно на 3 і на 5 тактів раніш поточного такту;

# – логічна операція “виключне АБО” (додавання по модулю 2).

A = 1101001000111000

 

Задача 2

Сформувати циклічну контрольну суму (ЦКС) для повідомлення А. В якості породжуючого використати поліном .

Варіанти А:

1.

2.

 

Задача 3

Для мережі, зображеної на рисунку 2.3, обчислити час подвійного оберту сигналу (Path Delay Value, PDV) між двома найвіддаленішими одна від іншої станціями. Вихідні дані наведені в таблицях 2.8, 2.9.

 

Задача 4

Для мережі, зображеної на рисунку 2.3, виконати розрахунок скорочення міжкадрового інтервалу повторювачами, тобто знайти величину PVV (Path Variability Value). Вихідні дані наведені в таблицях 2.8, 2.10.

 

Рисунок 2.3 – Приклад мережі Ethernet

 

Таблиця 2.8 – Довжина сегментів мережі

Варіант Довжина сегменту, м

 

Таблиця 2.9 – Дані для обчислення значення PDV

Тип сегмента База лівого сегмента, bt База проміжного сегмента, bt База правого сегмента, bt Затримка середовища на 1 м, bt Максимальна довжина сегмента, м
10Base-2 11,8 46,5 169,5 0,1026
10Base-5 11,8 46,5 169,5 0,0866
10Base-T 15,3 42,0 165,0 0,113
10Base-FL 12,3 33,5 156,5 0,1
10Base-FB - 24,0 - 0,1

 

Таблиця 2.10 – Скорочення міжкадрового інтервалу повторювачами

Тип сегмента Передаючий сегмент, bt Проміжний сегмент, bt
10Base-5 або 10Base-2
10Base-FB -
10Base-FL 10,5
10Base-T 10,5

Перелік посилань

 

Архітектура комп’ютерів

1. Каган Б.М. Электронные вычислительные машины и системы. Учебное пособие для вузов. -2-е ид., перераб. и доп. – М.: Энергоатомиздат, 1991 – 592 с.

2. Столингс, В. Структурная организация и архитектура компьютерных систем, 5-е изд.: Пер. с англ. – М.: Издательский дом “Вильямс, 2002. – 896 с.: ил.

3. Архітектура обчислювальних машин. Навч. посібник / Упоряд.: В.О. Гулiус. – Харків: ХТУРЕ. 2000. – 140 с.

 

Комп’ютерна схемотехніка

1. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. – М.: Радио и связь, 1990. – 304 с.

2. Бабич Н.П., Жуков И.А. Компьютерная схемотехника. Методы построения и проектирования: Учебное пособие. – К.: «МК-Пресс», 2004. – 576 с.

3. Угрюмов Е.П. Цифровая схемотехника. СПб.: BHV – Санкт-Петербург, 2000. – 800 с.

4. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. – 2-е изд., перераб. и доп. – СПб.: БХВ – Петербург, 2006. ­– 736 с.

 

Периферійні пристрої

1. Ларионов А.М., Горнец Н.Н. Периферийные устройства в вычислительных системах. Учебн. пособие. – М. Высшая школа, 1991.

2. Иванов Е.П. и др. Периферийные устройства ЭВМ и систем. Учебн. пособие. – М.: Высшая школа, 1987.

3. Савета Н.Н. Периферийные устройства ЭВМ. Учебн. пособие. – М., Высшая школа, 1987.

 

Комп’ютерні системи

1. Майоров С.А. Основы теории вычислительных систем. – М.: Высш. шк., 1978. – 408 с.

2. Ларионов А.М. и др. Вычислительные комплексы, системы и сети / Учебник для вузов. Л.: Энергоатомиздат, 1987. – 288 с.

 

Комп’ютерні мережі

1. Компьютерные сети. Принципы, технологии, протоколы / В.Г. Олифер, Н.А. Олифер. – СПб.: Питер, 1999. – 672 с.

2. Кулаков Ю. А., Луцкий Г. М. Компьютерные сети. – К.: Юниор, 1998. – 384 с.

3. Новиков Ю. В., Кондратенко С. В. Локальные сети: архитектура, алгоритмы, проектирование. – М.: Издательство ЭКОМ, 2000. – 312 с.: ил.

 

Моделювання систем

1. Горбачов В.О. Моделювання систем. Навчальний посібник. Міністерство Освіти України Київ, ICDO, 1996. – 120с.

2. Горбачов В.О., Волк М.О., Іванісенко І.М., Гриценко Т.В. Методичні вказівки до лабораторних робіт з курсу «Моделювання та проектування систем» Харків: ХНУРЕ, 2003. – 48 с.

3. Горбачов В.О. Технології моделювання систем. Учбовий посібник. Міністерство освіти і науки України Харків: СМІТ, 2005. – 180 с.

 

Теоретична частина

 

Архітектура комп’ютерів

1. Рівні організації комп’ютера. Взаємодія комп’ютера з інформаційним середовищем. Структурна організація комп’ютера.

2. Архітектура системи команд: основні поняття, властивості, загальна характеристика. Основні групи команд компьютера загального призначення.

3. Цикл виконання команди: стани, деталізований граф переходів.

4. Системи переривань. Призначення. Фази переривань основного циклу. Множина переривань.

5. Структура з’єднань комп’ютера. Шинна організація комп’ютерів. Ієрархія шин.

6. Архітектура пам’яті комп’ютера.

7. Принципи організації кеш-пам’яті. Організація обміну даними між оперативною пам’яттю і кеш-пам’яттю. Алгоритми заміщення блоків у кеш-пам’яті. Стратегія запису даних у кеш-пам’ять.

8. Поняття віртуальної пам’яті. Перетворення віртуальної адреси у виконавчу при сторінковій і сегментній організації пам’яті.

9. Архітектура центрального процесора. Призначення ЦП і його структура. Регістри процесора. Призначення й функції регістрів.

10. Конвеєрна обробка команд у процесорі. Вибір часу такту синхронного конвеєра. Оцінка підвищення продуктивності процесора при використанні конвеєрної обробки.

11. Способи адресації команд і даних у процесорах.

12. Шинний арбітраж. Централізована та децентралізована схеми.

13. Способи організації введення-виведення інформації в комп’ютері.

14. Структурна й логічна організація процесорів RISC-архітектури.

15. Масиви дискової пам’яті. Незалежний та паралельний доступ. Рівні RAID.

Комп’ютерна схемотехніка

1. Цифрові компаратори, їхній опис і використання в пристроях ЕОМ.

2. Дешифратори і демультиплексори, їхній опис і використання в пристроях ЕОМ.

3. Мультиплексори, їхній опис і реалізація на їхній основі універсальних логічних модулів.

4. Багаторозрядні комбінаційні суматори з послідовним і рівнобіжним переносом.

5. Багаторозрядні комбінаційні суматори з груповою структурою.

6. Структурна організація і проектування операційних автоматів класу I.

7. Структурна організація і проектування операційних автоматів класу M.

8. Принципи побудови пристроїв керування з «твердою логікою».

9. Принципи побудови пристроїв керування з «гнучкою логікою».

10. Основні структури адресних запам’ятовуючих пристроїв і їх порівняльний аналіз.

11. Динамічні запам’ятовуючі пристрої DRAM: SDRAM, DDR DRAM, DDR2 DRAM, RDRAM та їх порівняльний аналіз.

12. Схеми контролю на основі кодів Хемінга.

13. Схеми контролю на основі циклічних кодів. Кодуючі пристрої.

14. Схеми контролю на основі циклічних кодів. Декодуючі пристрої.

15. Тригери з динамічним керуванням і внутрішньою затримкою.

16. Синхронні двійкові лічильники.

17. Двійкові лічильники з довільним коефіцієнтом переліку.

 

Периферійні пристрої

1. Цифро-аналогові перетворювачі. ПКН.

2. Алгоритми аналого-цифрового перетворення.

3. Аналого-цифрові перетворювачі. ПНК.

4. Способи формування символів на екрані монітора.

5. Графічні растрові і векторні дисплеї.

6. Метод кодування RLL.

7. Способи розміщення інформації в НМД.

8. Просте і завадозахищене кодування інформації.

9. Кодування інформації при запису на CD-ROM.

10. Квантування сигналу за часом і рівнем.

 

Комп’ютерні системи

1. Принципи побудови КС реального часу.

2. Аналіз трудомісткості алгоритмів та програмних комплексів.

3. Аналіз характеристик КС на основі теорії марківських процесів.

4. Аналіз характеристик КС на основі мережевих стохастичних моделей.

5. Вибір параметрів пристроїв КС реального часу.

6. Аналіз часу очікування багатомірного потоку замовлень в КС реального часу.

7. Класифікація архітектур паралельних КС.

8. Архітектура систем з передачею повідомлень

9. Принципи побудування комутаційних середовищ багатопроцесорних КС.

10. Принципи побудови кластерних КС.

11. Принципи побудови топології з’єднань елементів багатопроцесорних КС.

12. Закон Амдала та методи оцінки продуктивності багатопроцесорних КС.

13. Принципи побудови нейронно-подібних КС та КС на основі нечіткої логіки.

 

Системне програмне забезпечення

1. Сучасні технології програмування COM, COM+ і CORBA.

2. Підсистеми функцій прикладного програмного інтерфейсу ОС.

3. Мультизадачні засоби ОС. Процеси і потоки. Керування потоками.

4. Програмування, що керується подіями. Системна черга повідомлень. Обробка повідомлень.

5. Системні бібліотеки ОС. Вихідні, об’єктні, динамічно під’єднувані бібліотеки.

6. Механізми зв’язку між процесами, обмін даними, синхронізація.

7. Розробка ПЗ мережевих клієнт-серверних систем.

8. Технологія проектування ПЗ: об’єктно-орієнтоване програмування, візуальне проектування.

9. Класифікація програмного забезпечення (загальносистемне, базове, прикладне ПЗ).

10. Програмні засоби, що використовуються для розробки Internet-додатків.

 

© 2013 wikipage.com.ua - Дякуємо за посилання на wikipage.com.ua | Контакти