Дестабілізуючими факторами вважаються відхилення напруги живлення від нормального значення; відхилення від нормальних теператур;зміна навантаження на вихідному каскаді.

ΔЕж ΔТ ΔІ_н

Ці фактори впливають на:

- завадостікість ( U_з⁺, U_з^-)

- споживана потужність Р_с

- швидкодія, що визначає максимальну частоту переключення або час середньої затримки(f_{п мах}, τ_зат)

- навант.здатності (І_н)

Відхилення напруги живлення :Е_ж (дозволяється змінювати її у межах ±10%)

При збільшенні Е_ж => зававдостійкість збільшилась

=> Р_с збіл.по квадр.законі

=> f_n –збільш.

=> I_n – збільш.

На завадостійкість ΔT практично не впливає. При зміні температури оппори мікросхеми, але в той же час збільшується коофіцієнт транзистора → ΔT практично не впливає на P_c

При збільшенні ΔT => f_n - трохи збільшується

=> I_n залишається без змін

При збільшенні ΔI_n => U_з⁺, U_з^-зменшується

=> Р_с – збільшується

=> f_n зменшується за рахунок того, що наваження збільшується і в результаті перерозподіляється при перек.у вихідному каскаді став гірш.

=>I_n зменшуєься

Вплив ємності навантаження на швидкодію ІМС.

Сп – паразитна ємність. 1. На діодному переході вхід логічного елементу має паразитну ємність 2...4пФ. Якщо елементів багато, то ємності сумуються.

2. Смонтажан – ємність між доріжками. Напр. якщо t=τ. Uвих=0,63Uвх

3В≈1,9В

Початок переключення резистора за час τ:

Нехай Сн=30пФ

Rекв=1Ком -> τ=30нс, якщо транзистор відкритий, то розряд проходить швидше. Чим більша ємність навантаження, тим повільніше працює елемент.

6. Логічні ІМС КНОН та їх основні характеристики.

В процесі функціонування nМОН логічних схем, можливе протікання через логічні елементи наскрізних струмів від джерела живлення до загального проводу. З метою зменшення потужності, що споживається, бажано ліквідувати наскрізні стуми. Для цього потрібно, щоб навантажувальний транзистор Т1 відкривався та закривався у протифазі з функціональним транзистором Т2. Одним із способів реалізації цього є реалізація на кристалі як нормально-закритих, так і нормально-відкритих МОН-транзисторів. При цьому технологія виготовлення логічних елементів потребує використання додаткових технологічних операцій для імплантації іонів.

Інший метод усунення наскрізних струмів полягає у використанні компліментарних (взаємодоповнюючих) МОН-транзисторів двох типів провідності. МОН-транзистор n-типу відкривається, якщо до його заслону прикладений високий потенціал, а для того щоб відкрився МОН-транзистор p-типу, до його заслону потрібно прикласти низький потенціал. Технологія виготовлення цифрових інтегральних мікросхем, при якій використовуються МОН-транзистори обох типів провідності, називається КМОН.

Тут відсутні наскрізні струми, майже не споживає потужності в статичному режимі, вх. струми споживаються тільки для перезарядки вх. ємності заслонок.

Степені інтеграції мікросхем.

К=LgN – степінь інтеграції, де N-кількість елементарних елементів на кристалі.

Малі: N = 10 -> K = 1

N = 100 -> K = 1

Середні: N = 10³ -> K = 1

N = 10⁴ -> K = 1

Великі: N = 10⁵ -> K = 1

N = 10⁶ -> K = 1