ВІКІСТОРІНКА
Навигация:
Інформатика
Історія
Автоматизація
Адміністрування
Антропологія
Архітектура
Біологія
Будівництво
Бухгалтерія
Військова наука
Виробництво
Географія
Геологія
Господарство
Демографія
Екологія
Економіка
Електроніка
Енергетика
Журналістика
Кінематографія
Комп'ютеризація
Креслення
Кулінарія
Культура
Культура
Лінгвістика
Література
Лексикологія
Логіка
Маркетинг
Математика
Медицина
Менеджмент
Металургія
Метрологія
Мистецтво
Музика
Наукознавство
Освіта
Охорона Праці
Підприємництво
Педагогіка
Поліграфія
Право
Приладобудування
Програмування
Психологія
Радіозв'язок
Релігія
Риторика
Соціологія
Спорт
Стандартизація
Статистика
Технології
Торгівля
Транспорт
Фізіологія
Фізика
Філософія
Фінанси
Фармакологія


ПРОЕКТУВАННЯ ЦИФРОВИХ ПРИСТРОЇВ

ПРОЕКТУВАННЯ ЦИФРОВИХ ПРИСТРОЇВ

 

Методичні рекомендації до курсового проектування з предмету

“Комп’ютерна схемотехніка” студентами спеціальності

5.05010201 “Обслуговування комп’ютерних систем та мереж”

 

Методичний контроль

 

завідуючий методичним кабінетом (методист)

 

_______________ Л.В. Смарчевська

 

“_____” ______________ 20____р.

 

 

РОЗГЛЯНУТО ТА СХВАЛЕНО

 

на засіданні ЦМК

 

Автоматики і обчислювальної техніки

 

“_____” ______________ 20____р.

 

протокол №__________

 

Голова ЦМК _______________ В.М.Новиченко

 

 

Розробив

 

викладач

 

___________ Черняхівський Ю.В.

 

 

“_____” ______________ 20____р.

 

Київ 2011

ЗМІСТ

 

 

Вступ 3

 

1 Завдання на курсовий проект 3

2 Зміст курсового проекту 7

3 Стислі теоретичні відомості 9

3.1 Проектування комбінаційних схем 9

3.2 Мінімізація перемикальних функцій 15

3.3 Розробка операційних схем обчислювальних пристроїв та мікроалгоритмів

виконання операцій 16

3.4 Проектування керуючих автоматів 22

3.5 Реалізація операції множення двійкових чисел 29

3.6 Реалізація операції ділення двійкових чисел 31

4 Приклади проектування цифрових пристроїв 34

4.1 Проектування пристрою відображення символів на семисегментному

індикаторі 34

4.2 Проектування керуючого автомата, який забезпечує управління

обчислювальним пристроєм, що реалізує операцію множення 37

4.3 Проектування керуючого автомата, який забезпечує управління

обчислювальним пристроєм, що реалізує операцію ділення 47

 

5 Перелік посилань 60

Додаток А

 

 

ВСТУП

Кусовий проект з дисципліни ”Комп’ютерна схемотехніка” виконується за

індивідуальним завданням і є самостійною роботою студента. Вона призначена для розширення,

скріплення, узагальнення і практичного застосування знань, умінь та навичок, отриманих

студентом при вивченні курсу. У процесі виконання проекту студент повинний також навчитися

користуватися довідковою літературою і вивчити процес створення проектно-конструкторської

документації відповідно до діючих стандартів.

 

ЗАВДАННЯ НА КУРСОВИЙ ПРОЕКТ

1.1 Вивчити методи синтезу логiчних (комбiнацiйних) схем в заданому елементному базисі,

визначення складності комбінаційних схем. Згідно свого варіанту побудувати комбінаційні

схеми, що реалізують перемикальні функції в заданому елементному базисі, для чого виконати

таку послідовність дій:

1.1.1 Привести символи у вигляді семисегментного індикатору;

1.1.2 Скласти таблицю істинності для сегментів індикатору;

1.1.3 За допомогою таблиці істинності та діаграм Вейча записати функції сегментів в

мінімальній діз’юнктивній нормальній формі (МДНФ);

1.1.4 Накреслити схеми для функцій сегментів в заданому базисі логічних елементів,

представлених в МДНФ;

1.1.5 За допомогою таблиці істинності та діаграм Вейча записати функції сегментів в

мінімальній кон’юнктивній нормальній формі (МКНФ);

1.1.6 Накреслити схеми для функцій сегментів в заданому базисі логічних елементів,

представлених в МКНФ;

1.1.7 Оцінивши складність схем по Квайну, накреслити спільну схему заданих виразів.

 

Таблиця 1.1.1 - Варіанти завдань для побудови пристрою відображення символів на

семисегментному індикаторі

 

Цифрова

Літерна

Логічний базис

Варіан-

Частина частина

ту

АLЗГІ

І-НЕ

ВГІеF

І,АБО,НЕ

РСУFЬ

АБО-НЕ

ЕLНОП

І,АБО,НЕ

РСУЧЬ

І-НЕ

FLUІe

І,АБО,НЕ

АБВГh

АБО-НЕ

hРУОe

І,АБО,НЕ

ЕЗНеП

І-НЕ

АРEhF

І,АБО,НЕ

БСЗLР

АБО-НЕ

РЗULF

І-НЕ

РСУЧЬ

І,АБО,НЕ

АГЗПУ

І-НЕ

ЬеFUL

АБО-НЕ

ІПЬАЕ

І,АБО,НЕ

ВУНUЕ

І-НЕ

ОLЕSУ

АБО-НЕ

ГЧАSЕ

І-НЕ

РУЬLS

І,АБО,НЕ

FLUІe

АБО-НЕ

ІЬІІeF

І,АБО,НЕ

РНУUГ

І,АБО,НЕ

hРУОe

АБО-НЕ

ГОАSІ

АБО-НЕ

 

АЕРFe

І-НЕ

АСНSe

І,АБО,НЕ

IhHA3

І-НЕ

ГЧАSЕ

АБО-НЕ

РЗULF

І,АБО,НЕ

БLЕГU

І,АБО,НЕ

АСНSe

АБО-НЕ

ЬеFUL

І,АБО,НЕ

ЧЬLЕh

І-НЕ

БРhУF

АБО-НЕ

ВУНUЕ

І,АБО,НЕ

FЕБІН

АБО-НЕ

ВЕАeО

І-НЕ

НОПLІ

АБО-НЕ

ІЬІІeF

І-НЕ

ВГІеF

І-НЕ

АLЗГІ

І,АБО,НЕ

РСУFЬ

І,АБО,НЕ

БРhУF

І-НЕ

РСУЧЬ

АБО-НЕ

IhHA3

І,АБО,НЕ

АРEhF

І-НЕ

ВЕАeО

І,АБО,НЕ

ЕЗНеП

АБО-НЕ

ЕLНОП

І-НЕ

ЬеFUL

І-НЕ

ЧЬLЕh

І,АБО,НЕ

АБВГh

І-НЕ

РЗULF

АБО-НЕ

НОПLІ

І-НЕ

FLUSe

І,АБО,НЕ

РНУUГ

І-НЕ

eОLУh

І-НЕ

РУЬLS

АБО-НЕ

hАРЕF

І,АБО,НЕ

ВУНUЕ

АБО-НЕ

ОLЕSУ

І,АБО,НЕ

БLЕГU

АБО-НЕ

ІПЬАЕ

АБО-НЕ

БСЗLР

І,АБО,НЕ

РУЬLS

І-НЕ

АГЗПУ

АБО-НЕ

ГОАSІ

І,АБО,НЕ

hАРЕF

І-НЕ

АБВГh

І,АБО,НЕ

FЕБІН

І-НЕ

ЕЗНеП

І,АБО,НЕ

IhHA3

І-НЕ

ВЕАeО

АБО-НЕ

БРhУF

І.АБО,НЕ

АЕРFe

АБО-НЕ

БЗСLВ

І-НЕ

РНУUГ

АБО-НЕ

ОLЕSУ

І-НЕ

ІЬІІeF

АБО-НЕ

ГОАSІ

І-НЕ

НОПLІ

І,АБО,НЕ

ЧЬLЕh

АБО-НЕ

eОLУh

І,АБО,НЕ

АСНSe

І-НЕ

АРEhF

АБО-НЕ

FЕБІН

І,АБО,НЕ

 

ІПЬАЕ

І-НЕ

АГЗПУ

І,АБО,НЕ

eОLУh

АБО-НЕ

ГЧАSЕ

І,АБО,НЕ

АЕРFe

І,АБО,НЕ

БLЕГU

І-НЕ

hАРЕF

АБО-НЕ

FLUSe

І-НЕ

ВГІеF

АБО-НЕ

hРУОe

І-НЕ

АLЗГІ

АБО-НЕ

РСУFЬ

І-НЕ

ЕLНОП

АБО-НЕ

 

 

2 Виконати структурний синтез і побудувати функціональну схему автомата, що забезпечує

керування обчислювальним пристроєм, що реалізує задану арифметичну операцію (множення

або дiлення двох двiйкових чисел), для чого виконати таку послідовність дій:

1.2.1 Побудова функціональної схеми обчислювального пристрою, що виконуватиме задану

операцію;

1.2.2 Побудова змістовного алгоритму виконання операції;

1.2.3 Складання графічної схеми алгоритму (ГСА) роботи керуючого автомату;

1.2.4 Кодування та розмітка ГСА роботи керуючого автомату ( Мілі, Мура);

1.2.5 Побудова графу роботи керуючого автомата (Мілі, Мура);

1.2.6 Кодування станів керуючого автомату;

1.2.7 Вибір елементарних автоматів (тригерів) та запис їх матриць переходів;

1.2.8 Побудова структурної таблиці керуючого автомата (Мілі, Мура);

1.2.9 Запис та мінімізація перемикальних функцій (ПФ) вихідних керуючих сигналів;

1.2.10 Запис та мінімізація ПФ збудження елементарних автоматів.

 

Таблиця 1.2.1 - Варіанти завдань для побудови керуючого цифрового автомату

 

№ ва- Опе-

Модель

Тип елементу

Тип логічних елементів

Ріан- рація автомата пам’яті (тригер)

ту

Мілі-1

Мура-2

*

D

І-НЕ

*

D

І-НЕ

/

D

І-НЕ

/

D

І-НЕ

*

T

І-НЕ

*

T

І-НЕ

/

T

І-НЕ

/

T

І-НЕ

*

JK

І-НЕ

*

JK

І-НЕ

/

JK

І-НЕ

/

JK

І-НЕ

*

RS

І-НЕ

*

RS

І-НЕ

/

RS

І-НЕ

/

RS

І-НЕ

*

D

АБО-НЕ

*

D

АБО-НЕ

/

D

АБО-НЕ

/

D

АБО-НЕ

*

T

АБО-НЕ

 

*

T

АБО-НЕ

/

T

АБО-НЕ

/

T

АБО-НЕ

*

JK

АБО-НЕ

*

JK

АБО-НЕ

/

JK

АБО-НЕ

/

JK

АБО-НЕ

*

RS

АБО-НЕ

*

RS

АБО-НЕ

/

RS

АБО-НЕ

/

RS

АБО-НЕ

*

D

І,АБО,НЕ

*

D

І,АБО,НЕ

/

D

І,АБО,НЕ

/

D

І,АБО,НЕ

*

T

І,АБО,НЕ

*

T

І,АБО,НЕ

/

T

І,АБО,НЕ

/

T

І,АБО,НЕ

*

JK

І,АБО,НЕ

*

JK

І,АБО,НЕ

/

JK

І,АБО,НЕ

/

JK

І,АБО,НЕ

*

RS

І,АБО,НЕ

*

RS

І,АБО,НЕ

/

RS

І,АБО,НЕ

/

RS

І,АБО,НЕ

*

D та T

І-НЕ

*

D та T

І-НЕ

/

D та T

І-НЕ

/

D та T

І-НЕ

*

D та JK

І-НЕ

*

D та JK

І-НЕ

/

D та JK

І-НЕ

/

D та JK

І-НЕ

*

T та RS

І-НЕ

*

T та RS

І-НЕ

/

T та RS

І-НЕ

/

T та RS

І-НЕ

*

D та T

АБО-НЕ

*

D та T

АБО-НЕ

/

D та T

АБО-НЕ

/

D та T

АБО-НЕ

*

D та JK

АБО-НЕ

*

D та JK

АБО-НЕ

/

D та JK

АБО-НЕ

/

D та JK

АБО-НЕ

*

T та RS

АБО-НЕ

*

T та RS

АБО-НЕ

/

T та RS

АБО-НЕ

/

T та RS

АБО-НЕ

*

D та T

І,АБО,НЕ

*

D та T

І,АБО,НЕ

/

D та T

І,АБО,НЕ

/

D та T

І,АБО,НЕ

*

D та JK

І,АБО,НЕ

*

D та JK

І,АБО,НЕ

/

D та JK

І,АБО,НЕ

*

D та JK

І,АБО,НЕ

/

T та RS

І,АБО,НЕ

/

T та RS

І,АБО,НЕ

*

T та RS

І,АБО,НЕ

 

*

T та RS

І,АБО,НЕ

/

T

І-НЕ та АБО-НЕ

/

T

І-НЕ та АБО-НЕ

*

T

І-НЕ та АБО-НЕ

*

T

І-НЕ та АБО-НЕ

/

D

І-НЕ та АБО-НЕ

/

D

І-НЕ та АБО-НЕ

*

D

І-НЕ та АБО-НЕ

*

D

І-НЕ та АБО-НЕ

/

JK

І-НЕ та АБО-НЕ

/

JK

І-НЕ та АБО-НЕ

*

JK

І-НЕ та АБО-НЕ

*

JK

І-НЕ та АБО-НЕ

/

RS

І-НЕ та АБО-НЕ

/

RS

І-НЕ та АБО-НЕ

*

RS

І-НЕ та АБО-НЕ

*

RS

І-НЕ та АБО-НЕ

 

Варіант завдання вибирається згідно вказівок керівника курсового проекту. Вважати, що

операнди множення і ділення мають 8 інформаційних розрядів. Для побудови комбінаційних

схем, що входять до складу пристроїв, що проектуються, можна використовувати логічні

елементи з заданого елементного базису з будь-якою кількістю входів.

 

ЗМІСТ КУРСОВОГО ПРОЕКТУ

Курсовий проект складається із пояснювальної записки (ПЗ) і графічної частини.

Пояснювальна записка має таку структуру:

- титульний аркуш;

- завдання курсового проекту;

- відомість курсового проекту;

- зміст;

- основна частина;

- висновки;

- перелік умовних позначень, символів, одиниць, скорочень, термінів;

- перелік посилань.

Основна частина ПЗ відповідає крокам виконання курсового проекту.

Усі скомплектовані документи ПЗ слід виконувати на аркушах формату А4 і скріпити в

один альбом.

Завдання розробляється студентом на підставі вихідних даних відповідно до діючого

стандарту. У завданні повинні бути такі розділи:

- Група та ПІБ студента;

- Спеціальність;

- Предмет;

- Керівник курсового проекту;

- Вихідні дані для розробки;

- Рекомендований перелік питань, що підлягають висвітленню в курсовому проекті;

- Термін виконання курсового проекту;

- Захист курсового проекту;

- Дата видачі завдання.

Завдання повинне бути підписане керівником проекту та головою ЦМК, а також

затверджене заступником директора коледжу з навчальної роботи.

Графічна частина КП представляється такими схемами, що виконуються згідно чинних

стандартів:

- Схема

електрична функціональна пристрою відображення символів на

семисегментному індикаторі – фомат А2;

- Схема електрична функціональна обчислювального пристрою – фомат А2;

- Схема змістовного алгоритму виконання заданої операції в обчислювальному

 

пристрої – формат А3;

- Схема електрична функціональна керуючого автомату – формат А3.

 

Пояснювальна записка повинна містити такі розділи:

 

Вступ;

 

1 Проектування пристрою відображення символів на семисегментному індикаторі;

1.1 Відображення символів у вигляді семисегментного індикатору;

1.2 Розробка таблиці істинності для сегментів індикатору;

1.3 Отримання МДНФ функцій сегментів семисегментного індикатора та побудова

комбінаційних схем, що реалізують ці функції, в заданому елементному базисі;

1.4 Отримання МКНФ функцій сегментів семисегментного індикатора та побудова

комбінаційних схем, що реалізують ці функції, в заданому елементному базисі;

1.5 Оцінка складності комбінаційних схем по Квайну та побудова функціональної схеми

пристрою відображення символів на семисегментному індикаторі;

 

2 Проектування керуючого автомата, який забезпечує управління обчислювальним пристроєм,

що реалізує задану арифметичну операцію;

2.1 Побудова функціональної схеми обчислювального пристрою, що виконуватиме задану

операцію;

2.2 Побудова змістовного алгоритму виконання операції;

2.3 Складання графічної схеми алгоритму (ГСА) роботи керуючого автомату;

2.4 Кодування та розмітка ГСА роботи керуючого автомату ( Мілі, Мура);

2.5 Побудова графу роботи керуючого автомату (Мілі, Мура);

2.6 Кодування станів керуючого автомату;

2.7 Вибір елементарних автоматів (тригерів) та запис їх підграфів переходів;

2.8 Побудова структурної таблиці керуючого автомату;

2.9 Запис та мінімізація перемикальних функцій (ПФ) вихідних керуючих сигналів

автомату;

2.10 Запис та мінімізація ПФ збудження тригерів керуючого автомату;

2.11 Побудова функціональної схеми керуючого автомату.

 

Висновки.

Перелік умовних позначень, символів, одиниць, скорочень, термінів.

Перелік посилань.

 

У вступі вказується, на підставі яких документів (вихідних даних) здійснюється

проектування пристроїв.

Перший розділ присвячений синтезу комбінаційних схем. Необхідно записати символи у

вигляді зображень на семисегментному індикаторі (кожен символ зображається набором

активованих сегментів). Після цього складається спільна таблиця істинності всіх семи сегментів

індикатора. За допомогою діаграм Вейча або карт Карно виконується мінімізація функцій всіх

сегментів, отримуються МДНФ та МКНФ цих функцій. Далі потрібно побудувати комбінаційні

схеми, які будуть реалізувати функції всіх сегментів індикатора в заданому елементному базисі

(перетворення МДНФ та МКНФ здійснюється за законами де Моргана). Оцінивши побудовані

схеми по Квайну, необхідно вибрати схеми з мінімальною ціною для всіх сегментів індикатора та

на основі їх побудувати спільну функціональну схему пристрою, що відображає символи на

індикаторі за правилами виконання електричних схем Э2.

У другому розділі необхідно синтезувати керуючий автомат з жорсткою логікою. Для

цього, перш за все, потрібно вибрати операційну схему обчислювального пристрою та

побудувати змістовний алгоритм виконання в обчислювальному пристрої заданої операції. Після

цього виконується побудова закодованого алгоритму виконання операції та розмітка станів

автомата (Мілі або Мура, згідно варіанту завдання). На основі побудованого алгоритму

 

розробляється граф роботи автомата (Мілі або Мура), далі виконується кодування станів

автомата двійковими комбінаціями. На основі побудованого графа заповнюється структурна

таблиця автомата (Мілі або Мура). Як і в першому розділі, функції вихідних керуючих сигналів

та функції входів тригерів записуються у вигляді відповідних таблиць істинності. Ці таблиці

заповнюються на основі структурної таблиці автомата. Після цього виконується мінімізація

функцій вихідних керуючих сигналів та функцій входів (збудження) тригерів. На основі

отриманих МДНФ цих функцій будується функціональна схема керуючого автомата за

правилами виконання електричних схем Э2.

У висновках навести основні результати роботи.

 

До складу курсового проекту також входить СD-диск з записаною на нього електронною

копією пояснювальної записки та графічної частини. Диск кладеться в паперовий конверт та

вклеюється до папки курсового проекту. В описі папки диск описується як окрема складова

частина курсового проекту.

 

Захист курсових проектів є особливою формою перевірки якості виконання роботи і

знань студента в даній області.

Захист проводиться перед спеціальною комісією при особистій участі керівника роботи.

Захист складається з короткої доповіді (5-8 хв) студента по виконаному проекту і відповідях на

питання.

Якщо в конструкторській документації проекту будуть виявлені грубі порушення

стандартів чи виявиться, що спроектовані пристрої принципово непрацездатні, робота

повертається на доробку.

Студент, що не виконав у встановлений термін курсового проекту, має академічну

заборгованість.

 

СТИСЛІ ТЕОРЕТИЧНІ ВІДОМОСТІ

RG1

0 n

SM

0 n 0 n

CT=0

 

RG2

CT

0 n

0 n

 

 

Рисунку 3.3.4 - Операційна схема пристрою

Для побудови змістовного мікроалгоритму в операторних вершинах розмістимо

мікрооперації Yi (i=1,2,…). При цьому, в кожній операторній вершині розміщуються

мікрооперації, що можуть бути виконані водночас. У логічних вершинах розмістимо вхідні

 

сигнали, які є логічними умовами.

Змістовний мікроалгоритм виконання операції показаний на рисунку 3.3.5.

У вихідному стані операнд В записаний в регістр RG2, а операнд А – в регістр RG1 і в

лічильник CT. В першому такті шляхом зсуву вліво операнду А в регістрі RG1 здійснюється

подвоєння цього операнду і шляхом зсуву вправо операнду В у RG2 здійснюється ділення

операнду В на 2. Далі до вмісту RG2 А раз додається слово, записане в RG1. Після кожного

додатка вміст СT зменшується на 1. Обчислення закінчуються при виконанні умови СТ=0.

Відповідний цьому сигнал можна одержати, наприклад, дешифруванням нульового стану С.

Результат операції формується в регістрі RG2.

На основі операційної схеми і змістовного мікроалгоритму одержимо функціональну схему

пристрою, яка зображена на рисунку 3.3.6.

На функціональній схемі вказані керуючі сигнали для всіх вузлів пристрою й способи

формування умов:

WR – запис інформації в регістри;

SHR – зсув управо вмісту регістрів;

SHL – зсув уліво вмісту регістрів;

dec – декремент лічильника;

inc – інкремент лічильника;

d – сигнал, що дозволяє одержати доповнювальний код числа для реалізації операції

віднімання.

 

Початок

Ні

Пуск=1

Так

2 Y1: RG1:=L [RG1].0

Y2:RG2:=0.R (RG2)

Y3:RG2:=RG2+RG1

Y4:CT:=CT+1

Ні

CT=0

Так

Так

Пуск=1

 

Ні

 

Кінець

 

Рисунок 3.3.5 - Графічна схема

змістовного мікроалгоритму

операції

Для виконання мікрооперації на регістрі необхідно подати одиничний сигнал на відповідний

керуючий вхід. На всі інші керуючі входи цього регістру повинен подаватися нульовий сигнал.

Визначимо сукупність керуючих сигналів, необхідних для виконання кожної мікрооперації.

Мікрооперації Y1, Y2, Y3 та Y4 кодуються відповідно керуючими сигналами SHL1, SHR2, WR1

та inc.

 

 

RG1

WR1

0 n

SHL1

SHR1

SM

0 n 0 n

CT=0

 

RG2

CT

WR2

0 n

WR3

0 n

SHL2

dec

SHR2

inc

 

 

Рисунок 3.3.6 - Функціональна схема пристрою

 

Для одержання закодованого мікроалгоритму представимо в змістовному мікроалгоритмі

описи логічних умов їхніми позначеннями (табл. 3.3.1), описи мікрооперацій – відповідними

керуючими сигналами. Закодований мікроалгоритм наведений на рисунку 3.3.7.

 

Таблиця 3.3.2 Таблиця логічних умов

Позначення

Логічні

 

умови

логічних умов

Пуск=1

х 1

С=1

х 2

Отриманий закодований алгоритм буде вихідним для побудови керуючого автомата для

керування операційним пристроєм.

Керуючі сигнали SHL1 і SHR2 генеруються керуючим автоматом в один і той самий такт

автоматного часу, отже, можуть бути замінені одним керуючим сигналом y 1, сигнали WR2, inc замінимо сигналом y 2.

Будемо вважати, що прилад керування необхідно побудувати у вигляді автомата Мілі (розділ

3.4). У цьому випадку закодований мікроалгоритм буде мати вигляд, наведений на рис. 8.8.

 

 

 

 

Початок

Початок

a1

x

x 1

y1

SHL1, SHR2

y2

WR1, inc

а2

4x

x 2

x

x 1

a

Кінець

Кінець

 

 

Рисунок 3.3.7 - Графічна схема

Рисунок 3.3.8 Графічна схема

закодованого мікроалгоритму

відміченого закодованого

автомата Мілі

мікроалгоритму автомата Мілі

 

Якщо при виконанні обчислень необхідно виконувати мікрооперацію віднімання, то до складу

схеми необхідно ввести вузол інвертування. Наприклад, для обчислення функції

D=0,5C-2AB можна використати змістовний мікроалгоритм зображений на рисунку 3.3.9 і

функціональну схему, показану на рисунку 3.3.10.

 

Початок

Ні

Пуск=1

Так

2 Y1: RG1:=0.L (RG1)

Y2:RG2:=R(RG2).1

Y3:RG1:=RG1+RG2+d

Y4:CT:=CT-1

Ні

CT=0

Так

Так

Пуск=1

 

Ні

Кінець

 

Рисунок 3.3.9 - Графічна схема

змістовного мікроалгоритму

обчислювання функції

 

 

RG1

WR1

0 n

SHL1

SHR1

SM

d

0 n 0 n

CT=0

 

= 1

RG2

CT

WR2

0 n

WR3

0 n

SHL2

dec

SHR2

inc

 

 

Рисунок 3.3.10 - Функціональна схема пристрою

 

 

Y1, y2

a2

y3

a3

1 4

x2

y2

Y4, y5

a1

Кінець

 

Рисунок 3.4.2. Закодований алгоритм

керуючого автомата

 

Мікроалгоритм на рисунку 3.4.2 позначений трьома різними станами ( а 1, а 2, а 3). Граф

розглянутого автомата Мілі зображений на рисунку 3.4.3.

Число вершин графа дорівнює числу станів а i автомата. Кожному переходові автомата з

одного стану в інший відповідає дуга графа. Дузі приписується набір логічних умов, за яким

здійснюється перехід автомата з одного стану в інший, а також набір керуючих сигналів, що

відповідають даному переходові.

 

 

x 1/ y 1 y 2

a1

a2

x /0

x 2 / y 4 y 5

–/ y 3

x 2 / y 2

a3

 

Рисунок 3.4.3. Граф автомата Мілі

Кількість тригерів, необхідних для організації пам'яті автомата (рисунку 3.3.1) визначається

із співвідношення m>]log М

[, де М – число станів автомата. Кожному станові аi повинна

відповідати одна визначена комбінація значень Q 1,..., Qm. Для розглянутого приклада вибираємо

коди станів відповідно до таблиці 3.4.1.

Для організації пам'яті будемо використовувати JK-тригери.

 

Таблиця 3.4.1

 

Таблиця

 

кодування станів

 

Стан Код стану

 

Q 1

Q 2

 

a 1

 

a 2

 

a 3

 

 

Відмітимо, що спосіб кодування впливає на правильність формування керуючих сигналів і

складність автомата. Можливість формування сигналів, не передбачених графом автомата при

неоптимальному кодуванні станів, обумовлена появою “гонок”, що пов'язано з розкидом часу

переключення окремих тригерів автомата. Наприклад, при переході автомата зі стану 10 у стан

10 під час переключення тригерів можлива поява станів 00 або 11 (залежно від того, який із

тригерів раніше переключається). Ці проміжні стани при використанні тригерів із внутрішньою

затримкою не впливають на правильність переключення автомата, однак можуть привести до

появи короткочасних помилкових керуючих сигналів. Для усунення цього недоліку можна

використовувати різні методи, наприклад, сусідне кодування станів або встановлення фільтрів

для вихідних сигналів.

Структурна таблиця автомата складається за його графом. Кожен рядок (таблиця 3.4.2)

відповідає визначеному переходові автомата з одного стану в інший.

 

Таблиця 3.4.2 Структурна таблиця автомата

 

Функції

Логічна

 

 

Керуючі

 

ПС Код ПС СП

Код СП

збудження

умова

 

 

сигнали

 

 

тригерів

 

 

Q 2

Q 1

 

Q 2

Q 1

x2

x 1 y 1 y 2 y 3 y 4 y 5 J 2 K 2 J 1 K 1

 

a 1

a 2

*

*

*

 

a 1

a 2

*

*

*

 

a 2

a 3

*

*

*

*

 

a 3

a 1

*

*

*

 

a 3

a 1

*

*

*

 

Примітка. ПС - початковий стан, СП - стан переходу.

 

У структурній таблиці записують початковий стан (ПС), стан переходу (СП), коди цих

станів, значення логічних умов, що забезпечують перехід, необхідні значення керуючих сигналів

 

і функцій збудження тригерів. В кожному рядку для i-го тригера розглядаються переходи

Q tt+1

i

Qi

. Значення функції збудження тригерів визначаються відповідно до таблиці переходів

тригера відповідного типу. Графічно таблиця переходів JK-, Т-, RS- і D-тригерів показана на

рисунку 3.4.4, де знаком ”∗” позначено довільне значення сигналу на інформаційному вході

тригера.

JK- тригер

T- тригер

RS- тригер

D- тригер

 

 

J = 0; K = *

 

 

Т

R = *; S = 0

= 0

 

D = 0

 

 

J = 1; K = *

Т = 1

R = 0; S = 1

D = 1

 

J = *; K = 1

Т = 1

R = 1; S = 0

D = 0

 

J = *; K = 0

R = 0; S = *

 

Т = 0

D =1

 

Рисунок 3.4.4. Таблиця переходів JK-, T-, RS-, D- тригерів

 

 

На підставі структурної таблиці автомата визначаємо МДНФ функцій і керуючих сигналів

Y та

i

збудження Ji, Ki. Аргументами цих функцій переключення є значення Q 1, Q 2, x 1 і x 2.

Для одержання МДНФ використовуємо діаграми Вейча (рисунок 3.4.5).

 

Q 1

 

 

y1

 

 

Q 1

 

 

y2

 

 

Q 2 0

*

*

 

 

Q 2 0

*

*

 

*

*

x 2

 

*

*

x 2

 

 

 

 

 

 

 

x 1

 

 

x 1

 

 

Q 1

 

 

y3

 

 

Q 1

 

 

y4= y5

 

Q 2 0

*

*

 

 

Q 2

*

*

 

*

*

x 2

 

*

*

x 2

 

 

 

 

 

 

 

 

x 1

 

 

x 1

 

Q 1

 

 

J2

 

Q 1

 

 

K2

 

Q

 

*

*

*

*

 

 

Q 2 1

*

*

 

 

*

*

*

*

x

 

 

 

*

*

x 2

 

 

 

 

*

*

*

*

 

 

 

*

*

*

*

 

 

x 1

 

 

x 1

 

Q 1

 

 

J1

 

Q 1

 

 

K1

 

 

Q2

*

*

*

*

 

 

Q 2 1

*

*

 

*

*

*

*

x 2

 

*

*

x 2

 

*

*

 

 

*

*

 

*

*

 

 

*

*

 

x 1

 

 

x 1

 

Рис. 3.4.5. Діаграми Вейча керуючих сигналів і функцій збудження

 

тригерів керуючого автомата

 

Одержуємо

y = Q x ;

1 1

y = Q x Q x ;

1 1

y = Q Q ;

y = y = Q x ;

J = Q ; K = 1 ;

J = 1; K = Q .

 

Функціональна схема автомата зображена на рис. 3.4.6, де УПС– установлення початкового

стану, С – тактуючі сигнали.

 

J TT

C

y

Q

x

&

4, y 5

“1”

K

 

R

& 1

x 2

y 2

x 1

&

 

“1”

J TT

&

y 3

C

 

Q1

K

 

R

&

y 1

x 1

C

УПС

 

Рис. 3.4.6. Функціональна схема керуючого автомату

Відмінність синтезу автомата Мура полягає в одержанні розміченого мікроалгоритму і графа

автомата.

Оцінка станів автомата в цьому випадку здійснюється так: символом а1 позначаються

початкова і кінцева вершини; всі операторні вершини позначаються різними символами аj.

У даному випадку, як і при оцінці станів автомата Мілі, може виникнути необхідність

введення додаткових станів.

На графі автомата Мура дугам приписують набори логічних умов, що забезпечують

відповідний перехід автомата. Керуючі сигнали записують у вершинах графа, оскільки вони не

залежать від логічних умов.

Відзначений мікроалгоритм і граф автомата Мура для розглянутого приклада показані

відповідно на рисунках 3.4.7 і 3.4.8.

 

 

Початок а1

0 2

x1

Y1, y2 a2

y3

a3

1 4

x2

y2

a4

Y4, y5

a5

Кінець

a1

Рисунок 3.4.7. Закодований алгоритм

керуючого автомата Мура

 

 

a1

x 1

-

-

-

x

a2

y1, y2

a5

a4

y4, y5

y 2

x

-

a3

x

y3

 

Рисунок 3.4.8. Граф автомата Мура

 

Кодування станів автомата Мура можна виконувати так само, як і для автомата Мілі. Однак

при відповідному кодуванні керуючі сигнали можна знімати і безпосередньо з виходів тригерів

автомата Мура (комбінаційна схема для формування функцій yj не потрібна). При цьому число

тригерів повинне бути не менше числа керуючих сигналів, які не повторюють один одного і не є

константами.

У процесі переключення автомата Мура в цьому випадку відповідний рівень керуючих

сигналів установлюється швидше, ніж в автомата Мілі. Крім того, при будь-якому переході

виключається можливість короткочасного формування помилкових керуючих сигналів.

Приклад кодування станів автомата, що відповідає графу на рисунку 3.4.8, приведений в

табл. 3.4.3. У даному випадку автомат має три тригери.

 

Таблиця 3.4.3 Таблиця кодування станів

автомата Мура

Стан

Код станів

 

Q 1

Q 2

Q 3

a1

a2

a3

a4

a5

 

 

123456789

© 2013 wikipage.com.ua - Дякуємо за посилання на wikipage.com.ua | Контакти