ВІКІСТОРІНКА
Навигация:
Інформатика
Історія
Автоматизація
Адміністрування
Антропологія
Архітектура
Біологія
Будівництво
Бухгалтерія
Військова наука
Виробництво
Географія
Геологія
Господарство
Демографія
Екологія
Економіка
Електроніка
Енергетика
Журналістика
Кінематографія
Комп'ютеризація
Креслення
Кулінарія
Культура
Культура
Лінгвістика
Література
Лексикологія
Логіка
Маркетинг
Математика
Медицина
Менеджмент
Металургія
Метрологія
Мистецтво
Музика
Наукознавство
Освіта
Охорона Праці
Підприємництво
Педагогіка
Поліграфія
Право
Приладобудування
Програмування
Психологія
Радіозв'язок
Релігія
Риторика
Соціологія
Спорт
Стандартизація
Статистика
Технології
Торгівля
Транспорт
Фізіологія
Фізика
Філософія
Фінанси
Фармакологія


Харктеристики высокоскоростной ПЛИС Altera в спутниковом канале

1,0E+00

-0,3 -0,2 -0,1 0 0,1 0,2 0,3

 

1,0E-01

 

 

1,0E-02

 

 

1,0E-03

       
 
   
 

 


1,0E-04

Pb(e)

 
 


1,0E-05

 
 

 


1,0E-06

 
 

 


1,0E-07

       
   
 
 

 


1,0E-08

 

Отношение сигнал/шум, дБ

 
 

 


Рис. 1.5,г

 

 

Данная реализация показала, что можно достичь отличных энергетических характеристик кодирования, при высоком уровне шума, и делать это на скорости 320 Мбит/сек. В дальнейшем планируется увеличить скорость до 1.2 Гбит/сек за счет использования конвейера при реализации пороговых процедур.

Применение МПД в спутниковых и прочих дорогих каналах позволяет реализовать произвольно высокие скорости обработки и существенно повысить к.п.д. их использования. Крайне простое устройство МПД по сравнению с прочими сопоставимыми с ним по эффективности методами делает их предпочтительными в быстрых широкополосных

каналах при аппаратной реализации. В достаточно медленных каналах связи даже программные реалиизации МПД очень эффективны и требуют написания лишь нескольких десятков команд программного кода для порогового элемента. Простые методы согласования кода и сигналов ещё более повышают возможности МПД и делают их реализацию особенно простой. Совершенно незначительная разница в эффективности МПД по сравнению с некоторыми особенно сложными декодерами других типов, как показывает динамика улучшения характеристик МПД в последние годы, будет преодолена, видимо, в самое ближайшее время.

Кроме естественных областей применения простых высокоэффективных методов коди-рования в сетях связи следует отметить хорошие возможности применения МПД для

кодирования информации на дисках и других носителях больших объёмов информации, в сверхбольших базах аудио- и видео- данных с намного более высоким уровнем достоверности, чем это было доступно до недавнего времени, а также при обновлении, восстановлении, переносе и использовании хранимых там данных. При этом легко обеспечить оперативный постоянный контроль за качеством хранимой информации, а также своевременную корректировку и перенос данных вследствие старения и возникающих дефектов носителя. Все виды динамического контроля уровня достоверности, управления памятью и её резервированием самым очевидным образом реализуются на основе того, что МПД алгоритмы непрерывно проводят различные простые, но очень информативные и удобные мажоритарные оценки надёжности записанных данных. Этим и определяются все дополнительные преимущества многопороговых алгоритмов в их приложениях по обеспечению принципиально нового, на много десятичных порядков более высокого уровня целостности и достоверности хранения информации в сверхбольших массивах данных практически любой структуры.

Таким образом, принципиально новый уровень помехоустойчивости, достигаемый с помощью алгоритмов МПД разных типов позволяет решать задачи обеспечения высокой надежности передачи и хранения данных без какой- либо дополнительной доработки этих алгоритмов или всего лишь при незначительной их адаптации к возможным дополнительным требованиям, возникающим в крупномасштабных цифровых системах.

 

 

ГЛАВА 2. Программируемые логические интегральные схемы (ПЛИС)

Основные сведения о ПЛИС

ПЛИС- это интегральные микросхемы, содержащие программируемую матрицу элементов логического И (конъюнкторов), программируемую или фиксируемую матрицу элементов логического ИЛИ (дизъюнкторов) и так называемые макроячейки (в зарубежной литературе-macrocells). Макроячейки, как правило, включают в себя триггер, тристабильный буфер и вентиль исключающее ИЛИ, управляющий уровнем активности сигнала. Размерность матриц и конфигурация макроячеек определяют степень интеграции и логическую мощность ПЛИС.

Структура ПЛИС

Структура ПЛИС позволяет в сочетании с разнообразными обратными связями формировать завершенную автоматную структуру, ориентированную на реализацию как комбинационных (дешифраторов, мультиплексоров, сумматоров), так и последовательных схем (управляющих автоматов, контроллеров, счетчиков).

Программируемые логические интегральные схемы (ПЛИС)представляют собой БИС с регулярной структурой, которые могутпрограммироваться пользователем для выполнения заданной функции. Напрактике для реализации комбинационных схем достаточно давноприменяются программируемые логические матрицы (ПЛМ). Развитием этихсхем явились комбинационно-поледовательные микросхемы типаКМ1554ХП4 и КМ1554ХП8, которые наряду с ПЛМ содержат регистровыесхемы на выходе.

Более сложной схемой является программируемая пользователем ПЛИС ПЛ400 с ультрафиолетовым стиранием информации. По сравнению с предшествующими матричными логическими схемами она имеет большее количество триггеров и более широкие возможности проведения связей.

Структура типовой ПЛИС приведена на рис.2.1.1,а. Схема имеет N триггерных ячеек ТЯ.1, ТЯ.2 ... ТЯ.N, M информационных входов I.1, I.2 ... I.M и вход синхронизации C. Выходы триггерных ячеек подключены к контактам I/O.1, I/O.2 ... I/O.N, которые могут программироваться в качестве входов или выходов в зависимости от структуры разрабатываемой схемы.

Прямые и инверсные значения выходов триггерных ячеек, информационных входов и сигнала синхронизации подключены к логическому массиву соединений, выходами которого являются элементарные конъюнкции (термы) P.i. К каждой триггерной ячейке подключается K выходов логического массива P.1, P.1 ... P.K.

На рис.2.1.1,б приведена схема триггерной ячейки. В состав триггерной ячейки входит триггер (обычно D-триггер), элемент ИЛИ, на входы которого подключается K термов P.1 ... P.K с выхода логического массива, схема сложения по модулю два М2, переключатели K1 и K2. На управляющий вход триггера поступает сигнал Q.D, формируемый в виде дизъюнктивных нормальных форм с возможностью инверсии на схеме М2.

 

 

Синхронизация триггера обычно осуществляется от общего сигнала C. Во многих схемах предусмотрена возможность задания сигнала синхронизации из логического массива.

Переключатель K1 позволяет выдавать на выходной контакт как выход триггера Q, так и управляющий вход - Q.D. Сигнал OE=1 разрешает прохождение сигнала с контакта K1 на выход I/O.i. При OE=0 контакт I/O.i может при необходимости использоваться в качестве входа.

Переключатель K2 определяет сигнал обратной связи F.i в логический массив: это может быть выход триггера или сигнал, поступающий на контакт I/O.i при использовании его в качестве входного.

В ряде микросхем может использоваться двойная обратная связь F1.i и F2.i (рис. 2.1.1,в), при использовании которой в случае, если выход триггера не выводится на контакт микросхемы, в логический массив соединений могут одновременно подключаться выход триггера Q (или его вход - Q.D) и контакт I/O.i, используемый как вход. Сигнал OE в этом случае равен нулю,

т. е. запрещает прохождение сигнала с переключателя K1 на I/O.i. При необходимости при соответствующих положениях K1 и K2 в обратную связь могут поступать одновременно сигналы Q и Q.D.

 

 
 


I/O.1

ТЯ.1
    Логический массив соединений
К

                   
   
 
   
   
     
 
 


ТЯ.2
I.1 I/O.2

К

I.2

               
   
 
   
 
 
 
   


ТЯ.N
I/O.N

I.M К

           
   
     
 
 


Рис. 2.1.1,а

 

 

Выход

логического OE

массива K1 I/O.i

P.1

T
D   C
M2
Q

           
   
 
   


P.K

C

F.iK2


Рис. 2.1.1,б

На рис. 2.1.1,г показана упрощенная схема логического массива соединений. Каждый из сигналов F.1 ... F.N и I.1 ... I.K при необходимости может подключаться к любой из горизонтальных линий P1.1 ... PK.N. На выходах последних вырабатываются элементарные логические произведения (термы). Похожая организация используется в программируемых логических матрицах.

 

K1 I/O.i


T
D   C
Q.D Q

       
 
   


C

 
 


K2

F1.i

           
 
   
 
   
 


F2.i

       
 
   
 


Рис. 2.1.1,в

Для создания конкретной схемы ПЛИС должна быть запрограммирована внешними схемами. При этом программируются как логический массив, так и триггерные ячейки. При программировании ПЛИС могут использоваться четыре варианта: однократно прожигаемые перемычки, электрически программируемые элементы с ультрафиолетовым стиранием, электрически перепрограммируемые элементы памяти и программируемые структуры на базе ЗУ с произвольной выборкой.

В таблице 1 показаны количественные характеристики зарубежных ПЛИС: количество триггерных ячеек (ТЯ), количество входов и особенности некоторых схем.

I.1 F.1

           
   
     
 
 
 


I.2 F.N

P1.1

       
   


PK.1

P1.N

PK.N

 

 

Рис. 2.1.1,г

Таблица 2.1.1

 
 

 


Как показано в таблице 1 ПЛИС 5AC312 имеет двойные обратные связи. Кроме того эти схемы имеют одноступенчатые триггеры типа "защелка" на входах. Упоминавшаяся выше отечественная ПЛИС ПЛ400 имеет 40 контактов, содержит 24 триггерные ячейки, 12 информационных входов и общий вход синхронизации.

© 2013 wikipage.com.ua - Дякуємо за посилання на wikipage.com.ua | Контакти